Điều chỉnh kích thước chữ

TSMC thông tin chi tiết về quy trình sản xuất chip 3nm

(CLO) Hãng gia công chip hàng đầu thế giới TSMC vừa chính thức tiết lộ chi tiết về quy trình 3nm mới nhất của mình.

Audio

Sự kiện: TSMC

Với quy trình hiện đại bậc nhất này, mật độ bóng bán dẫn (transistor) của nó tạo ra một kỷ lục mới, 250 triệu transistor/mm². 

Chip sản xuất trên quy trình 3nm sẽ có hiệu suất cao hơn 5% so với 5nm và mức tiêu thụ năng lượng giảm thêm 15%. Trong khi chip sản xuất trên quy trình 5nm có hiệu suất cao hơn 10% - 15% so với chip 7nm và mức tiêu thụ năng lượng giảm 25% - 30%.

Để dễ hiểu, con chip hàng đầu hiện nay là Kirin 990 5G với quy trình EUV 7nm đã cho hiệu năng cực kỳ mạnh mẽ, vậy thì con chip trong tương lai được sản xuất trên quy trình 3nm sẽ mạnh mẽ nhường nào.

TSMC thông tin chi tiết về quy trình sản xuất chip 3nm

TSMC thông tin chi tiết về quy trình sản xuất chip 3nm

TSMC cho biết chip 3nm có mật độ transistors tăng 1.7 lần so với quy trình 5nm và gấp gần 3 lần so với quy trình 7nm.

Sau khi các công ty bắt tay vào quy trình 10nm, chỉ còn một số công ty đủ sức theo đuổi quy trình này như Intel, TSMC và Samsung. Trong đó quy trình 3nm của Samsung đã dần chuyển sang kiến trúc GAA. Trong khi đó TSMC vẫn kiên định với kiến trúc FinFET.

TSMC đã đánh giá các lựa chọn khác nhau và tin rằng quy trình FinFET hiện tại tốt hơn về chi phí và hiệu quả năng lượng. Tuy nhiên, Samsung đang đặt cược vào công nghệ GAAFET (Gate All Quanh Trans-Field Transitor), một bước kế thừa của công nghệ FinFET hiện nay.

Quy trình 3nm của Samsung có mật độ bóng bán dẫn không cao bằng của TSMC, có nghĩa chip của Samsung không đóng gói nhiều bóng bán dẫn vào một không gian nhỏ như ý muốn của TSMC, theo báo cáo từ Tom’s Hardware.

Vân Trần (theo Gizchina)